华为已申请的“四芯片”（quad - chiplet）封装设计专利如今已可被公众查看，保创云随身WIFI推测，该专利极有可能应用于华为下一代AI加速器昇腾910D。 外媒Tom's Hardware指出，华为的四芯片组设计与NVIDIA的Rubin Ultra架构有相似之处，但华为在先进封装技术方面似乎有着自己的研发方向。一旦研发成功，华为不仅能够突破美国的出口制裁，在芯片领域与台积电一争高下，还有望在AI GPU方面追赶NVIDIA。 虽然相关专利文件中没有明确提及该设计是针对昇腾910D，但结合近期业界的传闻来分析，这一专利用于昇腾910D的可能性极高。从专利内容来看，昇腾910D的芯片互连方式类似桥接（如台积电的CoWoS - L或英特尔搭配Foveros 3D的EMIB），并非简单的中间层。为满足AI训练处理器的需求，它还会搭配多组HBM，并通过中间层实现互连。 有外媒评价，尽管华为在先进制程方面相对落后，但在先进封装技术上或许能与台积电达到同一水平。如此一来，中国厂商便可以采用较旧的制程来制造多晶粒处理器，再通过先进封装技术进行整合，从而提升整体效能，有望缩小与采用先进制程芯片的差距。 据悉，升腾910B单芯片面积约为665平方毫米，若采用四晶片组的升腾910D，其总芯片面积将达2660平方毫米。倘若每颗910B配备四颗HBM内存，那么四组共16颗HBM内存将占面积约1366平方毫米，由此推算，升腾910D至少需要4020平方毫米的硅片面积。以台积电的标准衡量，目前光罩的极限尺寸约858平方毫米，这意味着生产升腾910D大约需要五个EUV光罩尺寸。 此前，外界对于昇腾910D的相关传闻大多持保留态度，但如今逐渐有了实质证据支持。确实有业界消息表明，华为正在研发910D四芯片组处理器，且单颗GPU封装效能预计将超越NVIDIA H100。此外，除了910D，据传华为还在研发昇腾920（Ascend 920）处理器，欲与NVIDIA H20一较高下。 从架构上看，昇腾910D采用了创新的三维张量切割技术，能将海量数据像切豆腐块一样分给不同计算单元并行处理，再拼回完整结果，配合自研的“太行”指令集，计算资源利用率从H100的72%提升到89%。同时，为保证910D在不同AI任务中的适配性，华为对其数据路径与指令集进行了针对性优化，使其能兼容主流深度学习框架，并支持新的“CANN”加速库，实现零改动或微改动即可完成从CUDA到CANN的迁移。 另外，在昇腾系列芯片的发展历程中，昇腾910C采用中芯国际的7nm（N + 2）工艺，晶体管数量达到530亿。它采用了类似B200的双die封装设计，通过把两颗昇腾910B整合到一起提升了性能。而昇腾910D则是在此基础上的进一步升级，采用四芯片封装，实现了更高的带宽和运算吞吐量。 尽管华为在芯片制造上面临诸多挑战，但通过系统级创新和在封装技术等方面的努力，正逐步缩小与国际领先水平的差距，为国产AI芯片的发展开辟出一条独特的道路。